【導讀】泰克公司日前推出與其高性能示波器（包括DPO/DSA/MSO70000系列）結(jié)合使用的新SDLA Visualizer（串行數(shù)據(jù)鏈路分析觀察儀）軟件包，為深入分析高速串行與DDR內(nèi)存總線提供綜合、靈活、易于操作的框架結(jié)構(gòu)。
需要滿足下一代高速串行標準要求的設計人員可使用SDLA Visualizer來詳細說明其鏈路特征、對測量路徑上的任何元件進行反嵌入 (de-embed)、仿真虛擬鏈路元件、運用均衡器以及在串行數(shù)據(jù)系統(tǒng)、模塊或芯片組中的發(fā)射接收線路上的多個點進行測量。
需要對計算機、通信以及高速內(nèi)存總線進行物理層檢測、調(diào)試和一致性驗證的設計人員，SDLA Visualizer可幫助他們可靠地消除模擬行為與實際信號完整性性能之間的差距。這進而又會顯著縮短設計周期和加快關(guān)鍵設計項目的決策速度。
“隨著串行數(shù)據(jù)與內(nèi)存標準變得越來越快和更加復雜，設計人員需要新的更強大和靈活的工具來準確地檢測被測信號”，泰克公司高性能示波器總經(jīng)理Brian Reich表示，“借助SDLA Visualizer，客戶不僅能夠通過先進的模擬功能來驗證與串行標準的一致性，還能實現(xiàn)在檢測、一致性驗證與調(diào)試環(huán)境之間的無縫轉(zhuǎn)換。”
從USB 3.0開始，最新串行技術(shù)需要的是能夠覆蓋網(wǎng)絡、測量設備以及硅專屬IP模型的所有元件的先進鏈路分析軟件。同樣，那些需要在系統(tǒng)中實現(xiàn)更快鏈路的嵌入式設計人員面臨著在期望的測試點進行信號探測，以及必須去除反射和其他效應，以便能夠看到真實信號的各種挑戰(zhàn)。
為滿足這些要求，SDLA Visualizer提供了完整的4端口模擬功能，并考慮到了發(fā)射器輸出阻抗、示波器和接收器輸入阻抗以及通道和夾具阻抗，以及接收端均衡器設置，來提供潛在信號的最真實表示。這是通過提供關(guān)于鏈路中每個元件的反射、插入損耗和交互耦合項信息來實現(xiàn)的。它還讓用戶能夠按照需要來驗證和調(diào)試單個鏈路元件的S參數(shù)，從而為用戶節(jié)省時間和逐元件提供在鏈路中任何測試點的可視性。
另一個關(guān)鍵挑戰(zhàn)是驗證鏈路模型。SDLA通過提供一組完整的圖表（包括頻率響應、相響應以及所有16個S參數(shù)的圖表）使得這項任務更易于完成。在可用性之外，SLDA還提供了單一公共用戶界面來定義所有鏈路元件，同時讓用戶能夠靈活地定義測試點，而無需為每個測試點建立一個不同的鏈路模型。SDLA Visualizer與DPOJET抖動和眼圖分析軟件相結(jié)合允許用戶同時驗證多個測試點的眼圖與抖動結(jié)果，從而確信模型配置的正確性。
IBIS AMI模型集成
為了使有關(guān)硅專屬IP模型的處理更容易，SDLA Visualizer在支持參考接收器均衡技術(shù)之外還能結(jié)合廠商專屬接收器均衡與時鐘恢復算法來幫助配置和定義鏈路模型。這些模型常?；陉P(guān)于串行物理層 (PHY) 鏈路的IBIS算法建模接口 (IBIS-AMI) 建模標準。
“系統(tǒng)設計人員在PCB前使用IBIS-AMI模型來設計和驗證高速鏈路，模型準確度是一大問題”，用于系統(tǒng)級高速設計的EDA仿真軟件領(lǐng)先提供商SiSoft公司首席執(zhí)行官Barry Katz表示，“客戶需要簡單明了的方法來關(guān)聯(lián)模型與測量，并在實驗室硬件上執(zhí)行實時what-if分析。通過這款新SDLA框架，泰克公司為信號完整性實驗室功能奠定了基礎，而這種集成度在實驗室功能方面是非常尋常的事情。”
供貨信息
新SDLA Visualizer軟件將于2013年第一季度末推出，屆時全球客戶即可進行下載。
